Текст книги "Электроника в вопросах и ответах"

Автор книги: И. Хабловски

Соавторы: В. Скулимовски
сообщить о нарушении

Текущая страница: 27 (всего у книги 29 страниц)

Что такое элемент И – НЕ?

Это элемент, реализующий отрицание логического умножения (функцию Шеффера) или, что равнозначно в конечном результате, сумме отрицаний. Запишем эту функцию следующим образом:

Следовательно, это логический элемент, представляющий собой соединение двух функций, отсюда название И – НЕ. Из выражения следует, что элемент И – НЕ имеет на выходе сигнал 0 тогда и только тогда, когда оба входных сигнала имеют значения 1. Это можно свести в табл. 12.6.

Графическое изображение элемента И – НЕ представлено на рис. 12.8. Как следует из записи функции, элемент И – НЕ можно реализовать, соединив элемент И с элементом НЕ или два элемента НЕ с элементом ИЛИ. Применение элементов И – НЕ позволяет реализовать любые переключающие функции. Пример практического решения элемента И – НЕ приведен на рис. 12.10. б.

Рис. 12.8. Условное графическое обозначение элемента И – НЕ

Каково применение логических элементов в цифровой технике?

Простейшие логические элементы представляют собой основные схемы, входящие в сложные функциональные логические схемы, реализующие часто очень сложные функции. Такие схемы называются комбинационными логическими схемами. Реализация схемы, выполняющей определенное задание, т. е. определенную логическую функцию, обычно возможна в различных вариантах, отличающихся числом и типом используемых логических элементов. Например, как уже указывалось выше, даже реализация элементов ИЛИ – НЕ возможна в двух вариантах. Очевидно, что следует стремиться к тому, чтобы техническая реализация была проще и требовала наименьшего количества логических элементов. Такой процесс, включающий, в частности, упрощение алгебраической записи реализуемой логической функции и называемый процессом минимизации, проводится на этапе проектирования сборки с использованием прежде всего преобразований, следующих из булевой алгебры, например таких, как

– (сравните элемент ИЛИ – НЕ);

– (сравните элемент И – НЕ);

х·у + х·z = х·(у + z).

В процессе преобразования и упрощения логических функций часто пользуются законами коммутативности, ассоциативности и дистрибутивности, которые обязательны также и в булевой алгебре Кроме того, при реализации сложных функций часто удобнее пользоваться так называемыми картами Карно, являющимися графическим представлением произведений всех комбинаций имеющихся переменных. В частности, логические элементы используются для создания матричных схем, служащих для преобразования кодов, триггеров и разных схем, выполняющих сложные функции, например таких, как калькуляторы, цифровые машины, генераторы различных сигналов, электромузыкальные инструменты, электронные часы, измерительные приборы.

Что называется логическим вентилем?

Определение «вентиль» или «логический вентиль» в принципе относится к элементу И. Часто это название используется совсем для других логических элементов и схем, работающих в двоичной системе с двумя определенными уровнями сигналов. Иногда вентилем называют схему, в которой сигнал появляется на выходе только при подаче запускающего импульса. В общем случае схема вентиля может иметь больше двух входов.

Как реализуются логические схемы?

Существует много возможностей, зависящих от типа логической схемы и электронных элементов, которые выбраны для применения.

В простейшем случае используются диодные логические схемы, сокращенно обозначаемые ДЛ. Используются также диодно-транзисторные схемы (ДТЛ), транзисторно-транзисторные (ТТЛ), резистивно-транзисторные (РТЛ) и др.

От используемой технологии зависят переключающие свойства логической схемы, ее стоимость, надежность. Логические схемы чаще всего выполняют в виде интегральных микросхем, содержащих на одном кристалле по меньшей мере несколько логических элементов. Цифровые интегральные микросхемы, выпускаемые в ПНР и содержащие различные комплекты вентилей, обозначаются как UCY, например UCY7400, UCY74-A10N[27]27
  Классификацию интегральных микросхем и их обозначение можно найти в книге «Аналоговые и цифровые ИС» под ред. С. В. Якубовского Изд-во «Сов. радио». 1978 г. – Прим. ред.


[Закрыть]

Как уже подчеркивалось, полупроводниковые элементы, используемые в логических схемах, работают в двух состояниях: включено либо выключено. Состояние «Включено» обычно соответствует области насыщения полупроводникового элемента, а состояние «Выключено» – области отсечки. Изменение состояний, (переключение) происходит скачком под воздействием внешних сигналов, представляющих уровень, соответствующий 1 или 0. Преимуществом полупроводникового элемента как переключающего элемента является очень малое внутреннее сопротивление, недостатком – инерционность, вызывающая задержки в отклике на быстрое изменение уровня в подводимом сигнале, связанное с происходящими в полупроводнике процессами.

Что такое диодные логические схемы?

Диодные логические схемы отличаются большой простотой. На рис. 12.9, а представлена схема элемента И. Если хотя бы на одном из входов имеется сигнал 0, то соответствующий диод смещается в прямом направлении. Через резистор протекает ток и выходное напряжение имеет низкий уровень, близкий к 0. Аналогично и в случае, когда оба входных сигнала являются нулями. Если на обоих входах присутствует сигнал 1, оба диода заперты и выходной уровень становится высоким, т. е. случай сигнала логической 1.

На рис. 12.9, б представлена схема элемента типа ИЛИ с тремя входами. Выходной сигнал, соответствующий логической 1, получается в том случае, когда по крайней мере один из входных сигналов х, у, z имеет значение 1. В других случаях через сопротивление не протекает ток и падение напряжения равно 0, а следовательно, выходной сигнал элемента ИЛИ соответствует логическому 0.

Рис. 12.9. Диодные логические схемы И – HЕ (а) и ИЛИ (б)

Что такое транзисторные логические схемы?

На рис. 12.10, а представлена транзисторная схема с непосредственной связью (гальванической), выполняющая функцию элемента типа НЕ. Транзистор работает по схеме ОЭ, инвертирующей фазу сигнала на 180°, благодаря чему z = х.

На рис. 12.10, б показана транзисторная схема, выполняющая функцию И – НЕ, на рис. 12.10, в – схема, выполняющая функцию ИЛИ – НЕ. Принцип работы обеих схем очень простой и не требует объяснения.

Достоинствами ТЛ-схем являются большая простота, высокое быстродействие, малое количество элементов. Недостатком – прежде всего необходимость подбора транзисторов с малым разбросом параметров, а также большее время выключения, особенно время t_s.

Рис. 12.10. Транзисторные логические схемы, выполняющие функции НЕ (а), И – НЕ (б) и ИЛИ-HE (в)

Что такое диодно-транзисторные логические схемы?

В диодно-транзисторных решениях схемы элементов типа И, ИЛИ реализуются как диодные, схемы элементов типа НЕ – как транзисторные и лишь схемы элементов И-НЕ и ИЛИ-НЕ – как состоящие из диодов и транзисторов.

Что такое резисторно-транзисторные логические схемы?

На рис. 12.11 представлен элемент ИЛИ – НЕ в резисторно-транзисторном (РТЛ) схемном решении. Как легко заметить, он является модификацией элемента НЕ (см. рис. 12.10, а). Если на любом из входов, имеется 1, то транзистор находится в состоянии насыщения и на выходе элемента появится сигнал логического 0. К недостаткам РТЛ-схем относятся: медленное переключение, низкая граничная частота, а также ограничение возможности интеграции из-за наличия резисторов и конденсаторов, включенных параллельно резисторам R для увеличения скорости переключения.

Рис. 12.11 . Логическая схема РТЛ, выполняющая функции ИЛИ – НЕ

Что такое транзисторно-транзисторные логические схемы?

На рис. 12.12 представлен пример построения схемы ТТЛ, выполняющей функции И – НЕ. Это решение соответствует интегральной схеме типа UCY7400 и 134ЛБ1, содержащей четыре вентиля.

Рис. 12.12. Логическая ТТЛ-схема, выполняющая функции И – НЕ на интегральных микросхемах типа UCY7400 или 134ЛБ

Схема работает следующим образом. Транзистор Т₁ с двумя эмиттерами осуществляет логическое произведение (элемент И), а остальные транзисторы образуют выходной противотактный усилитель, осуществляющий функцию отрицания (элемент НЕ). Если хотя бы на одном из входов имеется сигнал логического 0 (ниже + 0,4 В), то транзистор Т₁находится в состоянии насыщения, а транзистор Т₂ – в состоянии запирания. В этом случае резистор R₃ соединяет базу транзистора Т₁ с массой, что вызывает его запирание.

Транзистор Т₃ в этих условиях работает как эмиттерный повторитель, поскольку нагрузочное сопротивление схемы и сопротивление транзистоpa T₄ в состоянии запирания значительно больше, чем сопротивление R₄. Выходной сигнал повторителя соответствует 1 (более +2,4 В).

При подаче сигнала, соответствующего 1, на оба входа вентиля эмиттерные переходы входного транзистора Т₁ будут смещены в обратном направлении и ток базы этого транзистора будет протекать через коллекторный переход транзистора Т₂, который находится в состоянии насыщения. В режим насыщения перейдет также транзистор T₄ и запрется транзистор Т₃. На выходе будет сигнал 0.

Соединения в корпусе интегральной микросхемы UCY7400 показаны на рис. 12.13.

Техника ТТЛ-схем отличается высоким быстродействием, простотой реализации, малым потреблением мощности и большой нагрузочной способностью. Благодаря этим достоинствам схемы ТТЛ являются наиболее распространенными логическими схемами.

Рис. 12.13. Соединения в интегральной микросхеме типа UCY7400

Что такое матричные логические схемы?

Это специальные коммутационные схемы со многими входами и выходами, причем на входах могут возникать все комбинации состояний, но только на одном из выходов может появиться сигнал, являющийся откликом на заранее определенную комбинацию входных состояний. Часто применяются диодные матричные схемы, которые используются в качестве декодеров или иначе дешифраторов например для преобразования информации из одного кода (двоичного) в другой (десятичный).

Принцип действия матричной схемы состоит в том, что состояние на отдельных входах влияет на смещение диодов, подключенных в матричной схеме к этим входам. В зависимости от этого смещения отдельные диоды открыты либо закрыты, что непосредственно влияет на выходные сигналы на отдельных выходах. Рассмотрим это на примере матричной схемы, изображенной на рис. 12.14.

Рис. 12.14. Матричная схема

Диоды управляются триггерами, которые на одном выходе дают напряжение, позволяющее открываться диодам, подключенным к этому выходу, а на другом выходе – напряжение, запирающее диоды, соединенные со вторым выходом. Если принять, что открыты диоды Д₃ и Д₄, соединенные с выходом 2 триггера I, и диоды Д₇ и Д₈, соединенные с выходом 4 триггера II, то закрыты диоды Д₁ и Д₂, соединенные с выходом 1 триггера I, а также диоды Д₈и Д₆, соединенные с выходом 3 триггера II. Проводящие открытые диоды вызывают закорачивание выходных резисторов, соединенных с этими диодами, т. е. в рассматриваемом случае закорачивание резисторов R₂, R₃, R₄. Следовательно, выходной сигнал появляется лишь на резисторе R₁, не имеющем соединения ни с одним из открытых диодов. Когда состояние триггеров таково, что смещение в направлении пропускания действует в точках 1 и 4, а смещение в направлении запирания – в точках 2 и 3, то выходной сигнал матричной схемы появляется только на резисторе R₂.

Возможны еще случаи, когда выходной сигнал появляется только на резисторе R₃ или R₄. Таким образом, каждой из возможных комбинаций входных сигналов соответствует лишь один выходной сигнал, появляющийся на другом выходе. На этом принципе, используя, например, на входе матричной схемы четыре триггера, состояние которых представляют двоичные цифры, можно получить сигналы, пригодные для управления индикаторами, представляющими данное двоичное число в десятичной форме.

Что такое комбинационные логические схемы и схемы последовательного действия?

Комбинационными логическими схемами называются схемы, в которых выходной сигнал зависит только от входных сигналов, существующих в данный момент, т. е. схемы без «памяти». К комбинационным схемам относятся логические элементы И, НЕ, И – НЕ, ИЛИ – НЕ и др. Это схемы, работающие без ПОС. Отсюда вытекает их другое название: переключающие схемы без ОС или нерегенеративные схемы.

Схемами последовательного действия, или регенеративными, называются схемы, выходной сигнал которых зависит не только от входных сигналов, имеющихся в данный момент, но и от предыдущих входных сигналов. К этой группе схем относятся, в частности, триггеры, которые работают на принципе использования ПОС. Для построения схем последовательного действия можно использовать логические элементы И – НЕ и ИЛИ – НЕ.

Какие типы триггеров используются в цифровой технике?

В цифровой технике используются различные виды триггерных схем. Одновибратором, если речь идет о цифровой технике, можно считать элемент, который изменяет свое состояние на 1 только в том случае, когда вход тоже изменит свое состояние на 1. Выход остается в состоянии 1 в течение времени, зависящего от параметров самого триггера, и не зависит от длительности состояния 1 на входе.

Чаще всего используются схемы с двумя устойчивыми состояниями. Раньше применялись триггеры, собранные из дискретных элементов, в настоящее время широко используются триггеры, собранные из логических элементов в виде интегральных микросхем, изготовленных чаще всего по технологии ТТЛ-схем. Это дает возможность технической реализации составных триггерных схем, выполнение которых из дискретных элементов было бы слишком сложным и неэкономичным.

В технике ТТЛ-схем существуют, в частности, триггеры типов RS, D, Т, JK и др. На рис. 12.15 в качестве примера представлена схема мультивибратора, собранного из двух элементов НЕ.

Рис. 12.15. Схема автоколебательного мультивибратора на двух элементах типа НЕ

Что такое триггер RS?

Триггер RS, называемый также статическим или асинхронным, является относительно простым элементом, образованным из двух соединенных между собой элементов ИЛИ – НЕ (рис. 12.16, а) или И – НЕ. Такой триггер имеет два переключающих входа: вход S (от английского set), называемый установочным или записывающим, а также вход R (от английского reset), называемый входом сброса или стирающим[28]28
  В отечественной литературе вход S называют единичным входом триггepa, a R – нулевым. – Прим. ред.


[Закрыть]. Эти входы называются асинхронными, поскольку состояния на каждом из этих входов сразу же влияют на изменение состояния выходов. Триггер имеет два выхода Q и Q¯, принимающих противоположные логические значения. Рассмотрим работу триггера RS в четырех возможных случаях:

1. Если на обоих входах состояние 0, то состояние триггера зависит от логических величин, существовавших в предыдущем состоянии, либо является случайным, причем выходы Q и Q¯в соответствии с допущением всегда имеют противоположные значения.

2. Если на входе S состояние 1, а на входе R состояние 0, то для S = 1 и R = 0 имеем Q = 1 и Q¯ = 0. Такое состояние сохраняется также и в том случае, когда входы принимают значения, равные 0.

3. Если имеем R = 1 и S = 0, то Q = 0 и Q¯ = 1.

4. Если R = 1 и S = 1, но должно было бы быть Q = 0 и Q¯ = 0, однако это противоречит допущению, что один из выходов является отрицанием другого. Это означает, что рассматриваемый триггер не может применяться в схемах, в которых могут одновременно появляться единицы на обоих входах. Это запрещенное или неопределенное состояние.

Рис. 12.16. Схема триггера RS на двух элементах ИЛИ – НЕ (а) и условное графическое обозначение (б)

Работу триггера RS можно представить в виде таблицы состояний (таблицы истинности или таблицы переходов, табл. 12.6).

При использовании для построения триггера RS двух элементов И – НЕ запрещенное состояние (по сравнению с триггером на элементах ИЛИ – НЕ) соответствует условиям S = 0 и R = 0, а предыдущее состояние наблюдается для R = 1 и S = 1. Работа такого триггера представлена на рис. 12.17 в виде соответствующей временной диаграммы.

Рис. 12.17. Временное диаграммы для триггера RS, состоящего из двух элементов типа И – НЕ

Вариант триггера на элементах И – НЕ более экономичен, так как стоимость интегральных микросхем И – НЕ меньше стоимости схем ИЛИ – НЕ. Графическое обозначение триггера RS, которое можно встретить в литературе, показано на рис. 12.16, б.

Аналогичным способом можно рассмотреть работу триггера, собранного обычным способом из дискретных элементов, например триггера, представленного на рис. 10.28. Если входы R и S соединим с базами транзисторов Т₁ и Т₂ то выходы Q и Q¯ будем иметь на коллекторах Т₁ и T₂.

Что такое синхронные или тактируемые триггеры?

Это триггеры, имеющие два типа входов: синхронные и тактовые. Синхронные входы, называемые также программирующими или информационными, не вызывают мгновенного изменения состояния на выходе. Для того чтобы такое изменение могло наступить, необходимо присутствие тактового импульса на специальном входе, называемом также тактирующим или управляющим. Программирующих входов может быть несколько, тактирующий вход только один. Тактирующий вход позволяет триггеру работать синхронно во времени с другими схемами данного устройства.

Тактовые входы могут запускаться, в частности, фронтом подводимого импульса, либо соответствующим уровнем входного сигнала, либо путем использования метода «ведущий – ведомый» (англ. master – slave).

Встречаются различные обозначения входов триггеров на схемах. Асинхронный вход записи (установки) обозначается обычно W, S или Р, стирающий вход (сброс) – как Z, R или С. Синхронные входы имеют обозначения, зависящие от типа триггера, например J, К, D. Тактирующий вход обозначается буквой Т или С. Выходы триггеров обозначаются как Q и Q¯.

Что такое триггер D-типа?

Пример схемы триггера D-типа представлен на рис. 12.18, а. Это триггер, образованный, например, из одного элемента НЕ, двух элементов И и двух элементов ИЛИ и характеризующийся тем, что он передает информацию с синхронного входа D на выход Q в том случае, когда сигнал на тактирующем входе Т соответствует состоянию 1. Для Т = 0 вход D блокируется, т. е. триггер не считает сигнал с этого входа и он не влияет на состояние триггера, а ранее введенная информация сохраняется. Недостатком триггера D является передача на выход помех, имеющихся на входе при Т = 1.

В зависимости от типа тактирующего входа различают триггеры D, запускаемые фронтом импульса и уровнем. Условное графическое изображение триггера D показано на рис. 12.18, б.

Рис. 12. 18. Схема триггера D, состоящего из пяти элементов НЕ, И или ИЛИ (а), и условное графическое обозначение (б)

Что такое триггер Т?

Пример схемы триггера Т, образованного из четырех элементов И – НЕ, и его графическое обозначение представлены на рис. 12.19, а, б. Триггер Т меняет состояние выхода на противоположное, если состояние на входе изменяется с 0 на 1. Его можно также осуществить, используя, например, триггер D, если соединить вход D с выходом Q (рис. 12.20).

Рис. 12.19. Схема триггера Т, состоящего из четырех элементов И – НЕ (а), и условное графическое обозначение (б)

Рис. 12.20. Триггер Т, созданный на базе триггера D

Что такое триггер JK?

Триггер JK имеет два программирующих входа: J и К, один тактирующий вход, а также выходы, позволяющие предварительную установку триггера (R и S). Возможны различные практические реализации с разным составом логических элементов. Графическое изображение триггера JK показана на рис. 12.21.

Рис. 12.21. Условное графическое обозначение триггера JK

Таблица состояний триггера (табл. 12.7), включающая состояние выхода как перед подачей (Q₀) тактового импульса на тактирующий вход, так и после его подачи (Q₁), имеет следующий вид:

Из табл. 12.7 видно, что состояние, в котором устанавливается триггер, зависит не только от состояний, существующих в данный момент ка входах J и K, но и от состояния, в котором триггер находился перед этим. Если J = 1 и К = 1, то появление тактового импульса вызывает изменение состояний выходов, так же как для триггера Т при Т = 1. Если J = 0 (или К =0, или J = К = 0), то триггер JK работает так же, как триггер RS, и состояние на другом программирующем входе не имеет значения.

На рис. 12.22 приведены временные диаграммы, иллюстрирующие работу триггера JK.

Рис. 12.22. Временная диаграмма для триггера JK

Что такое триггер «ведущий – ведомый»?

Определение «ведущий – ведомый» происходит от англ. master-slave (или «хозяин – слуга» или «главный – вспомогательный») и относится к методу и схеме запуска тактирующего входа триггера, например типа JK. При запуске тактового входа, например фронтом импульса, существует сильная зависимость работы триггера от крутизны этого фронта и часто также от длительности импульса, т. е. в целом от его формы и искажений. Для устранения этих нежелательных влияний часто осуществляют двухступенчатый запуск с использованием, например, двух статических триггеров, главного и вспомогательного, включенных каскадно. Характерной чертой такого решения является отделение фазы записи информации на триггер от фазы передачи этой информации на его выход. Это означает также, что вход одного каскада блокируется на время записи информации на другой каскад, что увеличивает надежность работы триггера и значительно уменьшает влияние формы сигнала и искажений.

Триггер JK «ведомый – ведущий» сокращенно обозначается JK – MS.