Текст книги "Лекции по схемотехнике"

Автор книги: Автор Неизвестен

сообщить о нарушении

Текущая страница: 2 (всего у книги 7 страниц)

2.4.2 Минимизация неопределённых логических функций

Если функция имеет запрещённые наборы входных переменных, при которых функция может иметь произвольное значение (0 либо 1), то такая функция называется неопределённой. Для удобства минимизации её следует доопределить, то есть неопределённые значения карты Карно произвольным образом заменить «1» либо «0». Если функция имеет m запрещённых наборов, то может быть 2^m вариантов доопределения. Следует выбрать тот вариант, при котором минимизированная функция будет более простой.

2.5 Запись структурных формул в универсальных базисах

Запись в базисе И-НЕ производится в два этапа:

а) Логическая формула, минимизированная в основном базисе, представляется в форме ДНФ.

б) Над правой частью полученной формулы ставится два знака инверсии   и с помощью формул де Моргана осуществляется переход в базис И-НЕ.

Пример. Записать в базисе И-НЕ минимизированную функцию мажоритарного логического элемента:также производится в два этапа:

Запись в базисе ИЛИ-НЕ

а) Логическая функция, минимизированная в основном базисе, представляется в форме КНФ.

б) Над правой частью полученной формулы ставятся два знака инверсии, и с помощью формул де Моргана производится переход в базис ИЛИ-НЕ.

Пример:

Запись в базисе И-ИЛИ-НЕ производится также в два этапа:

а) Логическая формула для инверсного значения функции   минимизируется в основном базисе и представляется в форме ДНФ.

б) Для перехода к базису И-ИЛИ-НЕ над обеими частями формулы ставится один знак инверсии, и с помощью формул де Моргана производится переход в базис И-ИЛИ-НЕ.

3 Логические элементы

3.1 Основные параметры логических элементов

– Коэффициент объединения по входу К_об – число входов, с помощью которых реализуется логическая функция.

– Коэффициент разветвления по выходу К_раз показывает, какое число логических входов устройств этой же серии может быть одновременно присоединено к выходу данного логического элемента.

– Быстродействие характеризуется временем задержки распространения сигналов через ЛЭ и определяется из графиков зависимости от времени входного и выходного сигналов (Рисунок 10). Различают время  задержки распространения сигнала при включенииЛЭ t^1,0_зд.р, время задержки сигнала при выключении t^0,1_зд.р и среднее время задержки распространения t^1,0_{зд.р ср}.

Рисунок 10 К определению времени задержки распространения сигнала ЛЭ

Средним временем задержки распространения сигнала называют интервал времени, равный полусумме времён задержки распространения сигнала при включении и выключении логического элемента:

t_{зд.р ср} = (t^1,0_зд.р + t^0,1_зд.р)/2

– Напряжение высокого U¹ и низкого U⁰ уровней (входные U¹_вх и выходные U⁰_вых) и их допустимая нестабильность. Под U¹ и U⁰ понимают номинальные значения напряжений «Лог.1» и «Лог.0»; нестабильность выражается в относительных единицах или в процентах.

– Пороговые напряжения высокого U¹_пор  и низкого U⁰_пор уровней. Под пороговым напряжением понимают наименьшее (U¹_пор) или наибольшее (U⁰_пор) значение соответствующих уровней, при котором начинается переход логического элемента в другое состояние. Эти параметры определяются с учётом разброса параметров соответствующей серии в рабочем диапазоне температур; в справочниках часто приводится одно усреднённое значение U_ПОР.

– Входные токи I⁰_вх, I¹_вх соответственно при входных напряжениях низкого и высокого уровней.

– Помехоустойчивость. Статическая помехоустойчивость оценивается по передаточным характеристикам логического элемента как минимальная разность между значениями выходного и входного сигналов относительно порогового значения с учётом разброса параметров в диапазоне рабочих температур:

U^-_ПОМ = U¹_вых.min – U_ПОР

U⁺_ПОМ = U_ПОР – U⁰_вых.min

В справочных данных обычно приводится одно допустимое значение помехи, которое не переключает ЛЭ при допустимых условиях эксплуатации.

– Потребляемая мощность P_пот или ток потребления I_пот.

– Энергия переключения – работа, затрачиваемая на выполнение единичного переключения. Это интегральный параметр, используемый для сравнения между собой микросхем различных серий и технологий. Он находится как произведение потребляемой мощности  и среднего времени задержки распространения сигнала.

3.2 Транзисторно-транзисторная логика

Элементы транзисторно-транзисторной логики (ТТЛ) составляют базу микросхем среднего и высокого быстродействия. Разработано и используется несколько вариантов схем, имеющих различные параметры.

Рисунок 11 Логические элементы И-НЕ с простым а) и сложным б) инвертором

3.2.1 ТТЛ элемент И-НЕ с простым инвертором

В состав такого элемента входит многоэмиттерный транзистор VT1 (рисунок 11,а), осуществляющий логическую операцию И и транзистор VT2, реализующий операцию НЕ.

Многоэмиттерный транзистор (МЭТ) является основой ТТЛ. При наличии на входах схемы  т.е. эмиттерах МЭТ сигнала U⁰=U_КЭ.нас эмиттерные переходы смещены в прямом направлении и через VT1 протекает значительный базовый ток I_Б1=(E–U_БЭ.нас–U_КЭ.нас)/R_Б, достаточный для того, чтобы транзистор находился в режиме насыщения. При этом напряжение коллектор-эмиттер VT₁ U_КЭ.нас=0,2 В. Напряжение на базе транзистора VT2, равное U⁰+U_КЭ.нас=2U_КЭ.нас<U_БЭ.нас и транзистор VT2 закрыт. Напряжение на выходе схемы соответствует уровню логической «1». В таком состоянии схема будет находиться, пока хотя бы на одном из входов сигнал равен U⁰.

Если входное напряжение повышать от уровня U⁰ на всех входах одновременно, или на одном из входов при условии, что на остальные входы подан сигнал логической «1», то входное напряжение на базе повышается и при U_б=U_вх+U_КЭ.нас=U_БЭ.нас и транзистор VT2 откроется. В результате увеличится ток базы VT2, который будет протекать от источника питания через резистор R_б и коллекторный переход VT1, и транзистор VT2 перейдёт в режим насыщения. Дальнейшее повышение U_ВХ приведёт к запиранию эмиттерных переходов транзистора VT1, и в результате он перейдёт в режим, при котором коллекторный переход смещён в прямом направлении, а эмиттерные – в обратном (Инверсный режим включения). Напряжение на выходе схемы U_ВЫХ=U_КЭ.нас=U⁰ (транзистор VT2 в насыщении).

Таким образом, рассмотренный элемент осуществляет логическую операцию И-НЕ.

Простейшая схема элемента ТТЛ имеет ряд недостатков. При последовательном включении таких элементов, когда к выходу элемента подключаются эмиттеры других таких же элементов, ток, потребляемый от ЛЭ, увеличивается, уменьшается напряжение высокого уровня (лог. «1»). Поэтому элемент обладает низкой нагрузочной способностью. Это обусловлено наличием больших эмиттерных токов многоэмиттерного транзистора в инверсном режиме, которые потребляются от ЛЭ транзисторами-нагрузками.

Кроме того, эта схема имеет малую помехоустойчивость по отношению к уровню положительной помехи: U⁺_ПОМ=U_БЭ.нас–U⁰=U_БЭ.нас–2U_КЭ.нас. Для устранения указанных недостатков используют схемы ТТЛ со сложным инвертором (Рисунок 11,б).

3.2.2 ТТЛ элемент со сложным инвертором

Схема ТТЛ со сложным инвертором (рисунок 11,б) также, как и схема с простым инвертором, осуществляет логическую операцию И-НЕ. При наличии на входах напряжения лог. «0» многоэмиттерный транзистор VT1 находится в режиме насыщения, а транзистор VT2 закрыт. Следовательно, закрыт и транзистор VT4, поскольку ток через резистор R4 не протекает и напряжение на базе VT4 U_бэ4="0". Транзистор VT3 открыт, так как его база подключена к источнику питания E через резистор R2. Сопротивление резистора R3 невелико, поэтому VT3 работает как эмиттерный повторитель. Через транзистор VT3 и открытый диод VD протекает ток нагрузки логического элемента и выходное напряжение, соответствующее уровню лог. «1», равно напряжению питания за минусом падения напряжения U_БЭ.нас, падения напряжения на открытом диоде U_д=U_БЭ.нас и небольшого падения напряжения на сопротивлении R₂ от тока базы VT2: U¹=E–2U_КЭ.нас – R₂I_Б2 = U_n–2U_БЭ.нас.

Рассмотренному режиму соответствует участок 1 передаточной характеристики логического элемента ТТЛ (рисунок 12.а)

Рисунок 12 Характеристики базового ЛЭ серии 155:

а – передаточная, б – входная.

При увеличении напряжения на всех входах потенциал базы VT2 возрастает и при U_ВХ=U⁰_пор транзистор VT2 открывается, начинает протекать коллекторный ток I_K2 через резисторы R2 и R4. В результате базовый ток VT3 уменьшается, падение напряжения на нём увеличивается и выходное напряжение снижается (участок 2 на рисунке 12). Пока на резисторе R4падение напряжения U_R4<U_БЭ.нас  транзистор VT4 закрыт. Когда U_ВХ=U¹_пор=2U_БЭ.нас–U_КЭ.нас открывается транзистор VT4. Дальнейшее увеличение входного напряжения приводит к насыщению VT2 и VT4 и переходу VT1 в инверсный режим (участок 3 на рисунке 12). При этом потенциал точки «а» (см. рисунок 11,б) равен U_a=U_БЭ.нас+U_КЭ.нас, а точки «б» – U_б=U_КЭ.нас, следовательно, U_аб=U_а–U_б=U_БЭ.нас. Для отпирания транзистора VT3 и диода VD1 требуется U_аб≥2U_БЭ.нас. Так как это условие не выполняется, то VT3 и VD1 оказываются закрытыми и напряжение на входе схемы равно U_КЭ.нас=U⁰ (участок 4 на рисунке 12).

При переключении имеются промежутки времени, когда оба транзистора VT3 и VT4 открыты и возникают броски тока. Для ограничения амплитуды этого тока в схему включают резистор с небольшим сопротивлением (R₃=100–160 Ом).

При отрицательном напряжении на эмиттерах МЭТ большем 2 В развивается туннельный пробой и входной ток резко увеличивается. Для защиты ЛЭ от воздействия отрицательной помехи в схему введены диоды VD2, VD3, которые ограничивают её на уровне 0,5–0,6В.

При положительном напряжении больше (4–4,5) В входной ток также увеличивается, поэтому для подачи на входы ЛЭ лог. «1» нельзя подключать входы к напряжению питания +5 В.

При практическом применении ЛЭ ТТЛ неиспользованные входы можно оставлять свободными. Однако при этом снижается помехоустойчивость из-за воздействия наводок на свободные выводы. Поэтому их обычно или объединяют между собой, если это не ведёт к превышению для предшествующего ЛЭ, или подключают к источнику питания +5 В через резистор R=1 кОм, ограничивающий входной ток. К каждому резистору можно подключать до 20 входов. Таким методом уровень лог. «1» создаётся искусственно.

Помехоустойчивость элемента ТТЛ со сложным инвертором:

U⁺_пом = U¹_пор – U⁰ = 2U_БЭ.нас – 2U_КЭ.нас

U^–_пом = U¹ – U¹_пор = E – 4U_БЭ.нас + U_КЭ.нас

Быстродействие элементов ТТЛ, определяемое временем задержки распространения сигнала при включении t^1,0_зад.р и выключении t^0,1_зад.р, зависит от длительности процессов накопления и рассасывания неосновных носителей в базах транзисторов, перезарядки емкостей коллекторных СК и эмиттерных СЭ ёмкостей переходов. Поскольку при работе элемента ТТЛ открытые транзисторы находятся в состоянии насыщения, то существенный вклад в увеличение инерционности ТТЛ вносит время рассасывания неосновных носителей при запирании транзисторов.

Элементы ТТЛ со сложным инвертором имеют большой логический перепад, малую потребляемую мощность, высокое быстродействие и помехоустойчивость. Типичные значения параметров ТТЛ следующие: U_пит=5 В; U¹≥2,8 В; U⁰≤0,5 В; t_зд.ср=10…20 нс; P_пот.ср=10…20 мВт; K_раз=10.

При практическом применении ЛЭ ТТЛ неиспользованные входы можно оставлять свободными. Однако при этом снижается помехоустойчивость из-за воздействия наводок на свободные выводы. Поэтому их обычно или объединяют между собой, если это не ведёт к превышению для предшествующего ЛЭ, или подключают к источнику питания +5 В через резистор R=1 кОм, ограничивающий входной ток. К каждому резистору можно подключать до 20 входов.

3.2.3 Элементы ТТЛШ

С целью увеличения быстродействия элементов ТТЛ, в элементах ТТЛШ используются транзисторы Шотки, представляющие собой сочетание обычного транзистора и диода Шотки, включённого между базой и коллектором транзистора. Поскольку падение напряжения на диоде Шотки в открытом состоянии меньше, чем на обычном p-n-переходе, то большая часть входного тока протекает через диод и только его малая доля втекает в базу. Поэтому транзистор не входит в режим глубокого насыщения.

Следовательно, накопление носителей в базе из-за их инжекции через коллекторный переход практически не происходит. В связи с этим имеет место увеличение быстродействия транзисторного ключа с барьером Шотки в результате уменьшения времени нарастания тока коллектора при включении и времени рассасывания при выключении.

Среднее время задержки распространения сигнала элементов ТТЛ с диодами Шотки (ТТЛШ) примерно в два раза меньше по сравнению с аналогичными элементами ТТЛ. Недостатком ТТЛШ является меньшая по сравнению с аналогичными элементами ТТЛ помехоустойчивость U⁺_пом из-за большего значения U⁰ и меньшего U_пор.

3.2.4 Элементы ТТЛ с тремя выходными состояниями —

имеют дополнительный вход V – вход разрешения (рисунок 13,а). При подаче на этот вход напряжения U⁰ транзистор VT5 открыт и насыщен, а транзисторы VT6 и VT7 закрыты и поэтому не влияют на работу логического элемента. В зависимости от комбинации сигналов на информационных входах на выходе ЛЭ может быть сигнал с уровнем «лог. 0» или «лог. 1». При подаче на вход V напряжения с уровнем «лог. 1» транзистор VT5 закрывается, а транзисторы VT6 и VT7 открываются, напряжение на базе транзистора VT3 уменьшается до уровня U_БЭ.нас+U_д, транзисторы VT2, VT3, VT4 закрываются и ЛЭ переходит в высокоимпедансное (третье) состояние, то есть отключается от нагрузки.

На рисунке 13,б показано УГО этого элемента. Значок ∇ указывает на то, что выход имеет три состояния. Значок E_∇ «Разрешение третьего состояния» указывает, что сигналом =0 ЛЭ переводится в третье (высокоомное) состояние.

Для уменьшения помех по цепи питания в точках подключения к шинам групп ЛЭ устанавливают развязывающие керамические конденсаторы ёмкостью порядка 0,1 мкФ на один корпус. На каждой плате между цепью питания и общей шиной 1–2 электролитических конденсатора ёмкостью 4,7–10 мкФ.

Рисунок 13 Логический элемент ТТЛ И-НЕ с тремя выходными состояниями а) и его УГО б).

В таблице 7 приведены параметры некоторых серий ЛЭ ТТЛ.

Таблица 7 Параметры некоторых серий логических элементов ТТЛ

Входной ток I0ВХ, мА	-1,6	-2,0	-0,6	-0,36	-0,2
Входной ток I1ВХ, мА	0,04	0,05	0,02	0,02	0,02
Выходное напряжение U0ВЫХ, В	0,4	0,5	0,5	0,5	0,4
Выходное напряжение U1ВЫХ, В	2,4	2,7	2,7	2,7	2,5
Коэффициент разветвления по выходу KРАЗ	10	10	10	20	20
Коэффициент объединения по входу KОБ	8	10	—	20	—
Время задержки распространения сигнала tЗАД.ср	19	4,8	3,8	20	20
Потребляемый ток, мА:
I0ПОТ (при U0ВЫХ)	22	36	10,2	4,4	3
I1ПОТ (при U1ВЫХ)	8	16	2,8	1,6	0,85
Допустимое напряжение помехи, В	0,4	0,3	0,3	0,3	0,4
Напряжение питания, В	5	5	5	5	5
Выходные токи, мА:
I 0 ВЫХ	16	20	20	8	4
I 1 ВЫХ	-0,4	-1	-1	-0,4	-0,4
Средняя потребляемая мощность на элемент, мВт	10	19	4	2	1,2

3.3 Эмиттерно-связанная логика

Основой эмиттерно-связанной логики (ЭСЛ) является быстродействующий переключатель тока (Рисунок 14,а). Он состоит из двух транзисторов, в коллекторную цепь которых включены резисторы нагрузки R_К, а в цепь эмиттеров обоих транзисторов – общий резистор Rэ, по величине значительно больший Rк. На вход одного из транзисторов подаётся входной сигнал U_вх, а на вход другого – опорное напряжение U_оп. Схема симметрична, поэтому в исходном состоянии (U_вх=U_оп) и через оба транзистора протекают одинаковые токи. Через сопротивление Rэ протекает общий ток I_О.

Рисунок 14 Эмиттерно-связанная логика: а) переключатель тока;

б) упрощенная принципиальная схема

При увеличении U_вх ток через транзистор VT1 увеличивается, возрастает падение напряжения на сопротивлении R_э, транзистор VT2 подзакрывается и ток через него уменьшается. При входном напряжении, равном уровню лог «1» (U_вх=U¹), транзистор VT2 закрывается и весь ток протекает через транзистор VT1. Параметры схемы и ток I₀ выбираются таким образом, чтобы транзистор VT1 в открытом состоянии работал в линейном режиме на границе области насыщения.

При уменьшении U_вх до уровня лог. «0» (U_вх=U⁰), наоборот, транзистор VT1 закрыт, а транзистор VT2 находится в линейном режиме на границе с областью насыщения.

В схеме ЭСЛ (Рисунок 14,б) параллельно транзистору VT1 включается ещё один или несколько транзисторов (в зависимости от коэффициента объединения по входу), которые составляют одно из плеч переключателя тока. К выходам ЛЭ для повышения нагрузочной способности подключены два эмиттерных повторителя VT4 и VT5.

При подаче на все входы или на один из них, например, первый, сигнала U_ВХ1=U¹, транзистор VT1 открывается и через него протекает ток I₀, а транзистор VT3 закрывается.

U_ВЫХ1 = U¹ – U_БЭ.нас = U⁰

U_ВЫХ2 = U_ПИТ – U_БЭ.нас = U¹

Таким образом, по первому выходу данная схема реализует логическую операцию ИЛИ-НЕ, а по второму – операцию ИЛИ. Нетрудно видеть, что пороговое напряжение U_ПОР=U_ОП, логический перепад ΔU=U¹-U⁰=U_БЭ.нас и помехоустойчивость схемы U⁺_ПОМ=U^-_ПОМ=0,5U_БЭ.нас.

Входные токи элемента, а следовательно, и токи нагрузки ЭСЛ малы: I⁰_ВХ≈0, ток I¹_ВХ равен базовому току транзистора, работающего на границе области насыщения, а не в области насыщения. Поэтому нагрузочная способность элемента велика и коэффициент разветвления достигает 20 и более.

Поскольку логический перепад невелик, то нестабильность напряжения источника питания существенно влияет на помехоустойчивость ЭСЛ. Для повышения помехоустойчивости в схемах ЭСЛ заземляют не отрицательный полюс источника питания, а положительный. Это делается для того, чтобы большая доля напряжения помехи падала на большом сопротивлении R_э и только малая её доля попадала на входы схемы.

При совместном использовании ЛЭ ЭСЛ и ТТЛ между ними приходится включать специальные микросхемы, которые согласуют уровни логических сигналов. Их называют преобразователями уровней (ПУ).

Высокое быстродействие ЭСЛ обусловлено следующими основными факторами:

1 Открытые транзисторы не находятся в насыщении, поэтому исключается этап рассасывания неосновных носителей в базах.

2 Управление входными транзисторами осуществляется от эмиттерных повторителей предшествующих элементов, которые, имея малое выходное сопротивление, обеспечивают большой базовый ток и, следовательно, малое время открывания и закрывания входных и опорного транзисторов.

3 Малый логический перепад сокращает до минимума время перезарядки паразитных емкостей элемента.

Все эти факторы в комплексе обеспечивают малое время фронта и среза выходного напряжения элементов ЭСЛ.

Для ЭСЛ характерны следующие средние параметры: U_пит=–5В; U¹=–(0,7–0,9)В; U⁰=–(1,5–2)В; tЗ_Д.ср=3–7 нс; P_пот=10–20 мВт.

Перспективными считаются серии К500 и К1500, причём серия К1500 относится к числу субнаносекундных и имеет время задержки распространения менее 1 нс. (Таблица 8).

Таблица 8 Параметры основных серий ЛЭ ЭСЛ

Входной ток I0ВХ,мА	0,265	0,35
Входной ток I1ВХ, мА	0,0005	0,0005
Выходное напряжение U0ВЫХ, В	-1,85…-1,65	-1,81…-1,62
Выходное напряжение U1ВЫХ, В	-0,96…-0,81	-1,025…-0,88
Выходное пороговое напряжение, В:
U 0 ВЫХ.пор	-1,63	-1,61
U 1 ВЫХ.пор	-0,98	-1,035
Время задержки распространения, нс	2,9	1,5
Допустимое напряжение помехи, В	0,125	0,125
Коэффициент разветвления KРАЗ	15	—
Напряжение питания, В	-5,2; -2,0	-4,5; -2,0
Потребляемая мощность на элемент, мВт	8…25	40

3.4 Транзисторная логика с непосредственными связями (ТЛНС)

В схеме элемента ТЛНС сопротивление нагрузки включено в цепь соединенных коллекторов двух транзисторов (Рисунок 15,а). Входные сигналы X1 и X2 подаются на базы этих транзисторов. Если X1 и X2 одновременно равны «лог 0», то оба транзистора закрыты и на выходе схемы будет высокий потенциал Y=1. Если хотя бы на один, или на оба входа, подать высокий потенциал «лог 1», то один или оба транзистора открыты и на выходе схемы будет низкий потенциал Y=0. Таким образом, схема выполняет операцию ИЛИ-НЕ.

Рисунок 15 ЛЭ НСТЛ а) и входные характеристики транзисторов нагрузки б).

Как видно, схема элемента НСТЛ предельно проста, однако у неё есть существенный недостаток. Когда на выходе элемента установлен потенциал лог. «1», на базы транзисторов нагрузок, как показано на рисунке 15,а пунктиром, подаётся постоянный потенциал U¹. Из-за разброса параметров транзисторов (см. рисунок 15,б), токи баз транзисторов могут существенно различаться. В результате один из транзисторов может войти в глубокое насыщение, а другой – находиться в линейном режиме. При этом уровни «лог.1» будут существенно различаться, что неизменно приведёт к сбоям в работе устройства в целом. Поэтому схема ЛЭ НСТЛ применяется только на транзисторах, управляемых напряжением.